Êý×ÖÂß¼­Éè¼ÆÓëVHDLÃèÊö£¨µÚ2°æ£©(µÚ2°æ)

µÚ1Õ ÊýÖÆÓë±àÂë
1£®1 ½øλ¼ÆÊýÖÆ
1£®1£®1 »ùÊýºÍȨ
1£®1£®2 ¶þ½øÖÆÊýÖ®¼äµÄת»»
1£®1£®3 Ê®½øÖÆÊýºÍ·ÇÊ®½øÖÆÊýÖ®¼äµÄת»»
1£®2 ¶þ-Ê®½øÖƱàÂë
1£®2£®1 ¼¸ÖÖ¶þ-Ê®½øÖƱàÂë
1£®2£®2 ¶þ-Ê®½øÖÆ´úÂëµÄ¼Ó·¨
1£®3 ¸ñÀ×(Gray)Âë
1£®4 ²î´í¼ì²âÂë
1£®4£®1 ÆæżУÑéÂë
1£®4£®2 ÎåÖÐÈ¡¶þÂëºÍÁùÖÐÈ¡¶þÂë
1£®5 Ï°Ìâ
µÚ2ÕÂ Âß¼­´úÊý»ù´¡
2£®1 »ù±¾¸ÅÄî
2£®1£®1 Âß¼­±äÁ¿ºÍÂß¼­º¯Êý
2£®1£®2 »ù±¾Âß¼­ÔËËã
2£®1£®3 µ¼³öÂß¼­ÔËËã
2£®1£®4 Âß¼­º¯ÊýµÄ±íʾ·½·¨
2£®2 Âß¼­´úÊýµÄ¶¨ÀíºÍ¹æÔò
2£®2. 1 Âß¼­´úÊýµÄ»ù±¾¶¨ÂÉ
2£®2£®2 ³£Óù«Ê½
2£®2£®3 Õ¹¿ª¶¨Àí
2£®2£®4 Âß¼­´úÊýµÄÈý¸ö¹æÔò
2£®3 Âß¼­º¯ÊýµÄ±ê×¼±í´ïʽ
2£®3£®1 ±ê×¼"Óë»ò"ʽ
2£®3£®2 ±ê×¼"»òÓë"ʽ
2£®3£®3 ²»ÍêÈ«È·¶¨µÄÂß¼­º¯Êý
2£®4 Âß¼­º¯ÊýµÄ»¯¼ò·½·¨
2£®4£®1 Âß¼­º¯ÊýʽµÄ»¯¼òÄ¿±ê
2£®4£®2 ´úÊý»¯¼ò·¨
2£®4£®3 ¿¨ÅµÍ¼·¨»¯¼òÂß¼­º¯Êý
2£®5 Ï°Ìâ
µÚ3Õ ¼¯³ÉÂß¼­Ãŵç·
3£®1 ¸ÅÊö
3£®1£®1 µçѹµçƽ
3£®1£®2 ÕýÂß¼­ºÍ¸ºÂß¼­
3£®2 MOS¾§Ìå¹Ü
3£®2£®1 MOS¾§Ìå¹ÜµÄ·ÖÀà
3£®2£®2 MOS¹ÜµÄÈý¸ö¹¤×÷Çø
3£®2£®3 MOS¹ÜµÄ¿ª¹Øʱ¼ä
3£®3 CMOS·´ÏàÆ÷
3£®3£®1 CMOS·´ÏàÆ÷µÄ½á¹¹¼°¹¤×÷Ô­Àí
3£®3£®2 CMOS·´ÏàÆ÷µÄµçѹ´«ÊäÌØÐÔ
3£®3£®3 CMOS·´ÏàÆ÷µÄ¹¦ºÄ
3£®3£®4 CMOS·´ÏàÆ÷µÄ¿ª¹Øʱ¼ä
3£®4 CMOSÆäËûÂß¼­Ãŵç·
3£®4£®1 CMOSÓë·ÇÃÅ
3£®4£®2 CMOS»ò·ÇÃÅ
3£®4£®3 ÃŵÄÊäÈë¶ËÊýµÄÀ©Õ¹
3£®4£®4 »º³åÃÅ¡¢ÓëÃż°»òÃÅ
3£®4£®5 CMOSÓë»ò·ÇÃźÍÒì»òÃÅ
3£®4£®6 CMOS´«ÊäÃÅ
3£®5 CMOS¼¯³Éµç·µÄÊä³ö½á¹¹
3£®5£®1 ÍÆÍìÊä³ö
3£®5£®2 Èý̬Êä³ö
3£®5£®3 ©¼«¿ªÂ·Êä³ö
3£®5£®4 Ê©ÃÜÌØ´¥·¢Æ÷
3£®6 CMOSÂß¼­ÏµÁÐ
3£®6£®1 HCºÍHCTϵÁÐ
3£®6£®2 VHCºÍVHCT
3£®6£®3 FACºÍFACT
3£®6£®4 CMOSµç·ʹÓÃÖÐӦעÒâµÄÎÊÌâ
3£®7 Ë«¼«Ðͼ¯³ÉÂß¼­µç·
3£®7£®1 ¾§ÌåÈý¼«¹Ü·ÇÃÅ
3£®7£®2 ФÌØ»ù¾§ÌåÈý¼«¹Ü
3£®8 TTLÂß¼­Ãŵç·
3£®8£®1 TTLÓë·ÇÃŵç·
3£®8£®2 LSTTL»ò·ÇÃÅ
3£®8£®3 TTLϵÁÐ
3£®8£®4¡¡TTLµç·ʹÓÃÖÐ×¢ÒâµÄÎÊÌâ
3£®9 ECLÂß¼­µç·
3£®9£®1 »ù±¾ECLµç·
3£®9£®2 ECLϵÁÐ
3£®9£®3 ECLµç·ʹÓÃÖÐӦעÒâµÄÎÊÌâ
3£®10 Âß¼­ÃŵĻìºÏÂß¼­·ûºÅ
3£®10£®1 »º³åÃŵĻìºÏÂß¼­·ûºÅ
3£®10£®2 ÓëÃźÍÓë·ÇÃŵĻìºÏÂß¼­·ûºÅ
3£®10£®3 »òÃż°»ò·ÇÃŵĻìºÏÂß¼­·ûºÅ
3£®11 Ï°Ìâ
µÚ4Õ ×éºÏÂß¼­µç·
4£®1 ×éºÏÂß¼­µç·µÄ·ÖÎö
4£®1£®1 ×éºÏÂß¼­µç·µÄ·ÖÎö²½Öè
4£®1£®2 ·ÖÎö¾ÙÀý
4£®2 ÖйæÄ£×éºÏÂß¼­µç·
4£®2£®1 ±àÂëÆ÷
4£®2£®2 ÒëÂëÆ÷
4£®2£®3 Êý¾ÝÑ¡ÔñÆ÷
4£®2£®4 ¼Ó·¨Æ÷
4£®2£®5 ÊýÖµ±È½ÏÆ÷
4£®2£®6 ÆæżУÑéÆ÷
4£®3 ×éºÏÂß¼­µç·µÄ×ÛºÏ
4£®4 ×éºÏÂß¼­µç·ÖеľºÕùÓëðÏÕ
4£®5 Ï°Ìâ
µÚ5Õ VHDLÃèÊö×ę́Âß¼­µç·
5£®1 Ó²¼þÃèÊöÓïÑÔVHDL
5£®2 VHDLÃèÊöµÄ»ù±¾½á¹¹
5£®3 Êý¾ÝÀàÐÍ¡¢ÔËËã·ûºÍ±í´ïʽ
5£®4 VHDLµÄ¿âºÍ°ü
5£®5 ²¢Ðд¦ÀíÓï¾ä
5£®6 ˳ÐòÃèÊöÓï¾ä
5£®7 ½á¹¹ÃèÊöÓï¾ä
5£®8 VHDLÃèÊö×éºÏÂß¼­µç·
5£®9 Ï°Ìâ
µÚ6Õ ¼¯³É´¥·¢Æ÷
6£®1 ´¥·¢Æ÷µÄ»ù±¾ÌØÐÔ¼°Æä¼ÇÒä×÷ÓÃ
6£®2 µçλÐÍ´¥·¢Æ÷
6£®3 ʱÖÓ¿ØÖƵļ¯³É´¥·¢Æ÷
6£®4 ´¥·¢Æ÷µÄÂß¼­·ûºÅ
6£®5 CMOS´¥·¢Æ÷
6£®6 ¼¯³É´¥·¢Æ÷µÄʱ¼ä²ÎÊý
6£®7 ´¥·¢Æ÷µÄVHDLÃèÊö
6£®8 Ï°Ìâ
µÚ7Õ ʱÐòÂß¼­µç·µÄ·ÖÎö¡¢Éè¼ÆºÍÃèÊö
7£®1 ʱÐòµç·»ù´¡
7£®2 ³£ÓÃͬ²½Ê±Ðòµç·µÄ·ÖÎö
7£®3 ³£ÓÃʱÐòµç·µÄÉè¼Æ
7£®4 Òì²½¼ÆÊýÆ÷
7£®5 ÖйæģʱÐò¼¯³Éµç·
7£®6 Ò»°ãʱÐòµç·µÄ·ÖÎöºÍÉè¼Æ
7£®7 Ï°Ìâ
µÚ8Õ ¿É±à³ÌÂß¼­Æ÷¼þ
8£®1 ¸ÅÊö
8£®2 Ö»¶Á´æ´¢Æ÷ROM
8£®3 ¿É±à³ÌÕóÁÐÂß¼­(PAL)
8£®4 ͨÓÃÕóÁÐÂß¼­(GAL)
8£®5 ¿É²Á³ý¿É±à³ÌµÄÂß¼­Æ÷¼þ(EPLD)
8£®6 ¸´ÔӵĿɱà³ÌÂß¼­Æ÷¼þ(CPLD)
8£®7 ÏÖ³¡¿É±à³ÌÃÅÕóÁÐ(FPGA)µÄÌصã
8£®8 Ï°Ìâ
µÚ9Õ Êý×ÖϵͳÉè¼Æ
9£®1 ²ã´Î»¯½á¹¹Éè¼Æ
9£®2 ×Ô¶¥ÏòÏÂÉè¼Æ·½·¨
9£®3 ¸´ÊýÔËËãÆ÷µÄÉè¼Æ
9£®4 Ï°Ìâ
²Î¿¼ÎÄÏ×