扫一扫
关注中图网
官方微博
本类五星书更多>
-
>
全国计算机等级考试最新真考题库模拟考场及详解·二级MSOffice高级应用
-
>
决战行测5000题(言语理解与表达)
-
>
软件性能测试.分析与调优实践之路
-
>
第一行代码Android
-
>
C Primer Plus 第6版 中文版
-
>
深度学习
-
>
MATLAB计算机视觉与深度学习实战-赠在线交流卡和本书源码
计算机组成结构化方法-原书第6版 版权信息
- ISBN：9787111453802
- 条形码：9787111453802 ; 978-7-111-45380-2
- 装帧：一般胶版纸
- 册数：暂无
- 重量：暂无
- 所属分类：>
计算机组成结构化方法-原书第6版 本书特色
本书采用结构化方法来介绍计算机系统，书的内容完全建立在“计算机是由层次结构组成的，每层完成规定的功能”这一概念之上。作者对本版进行了彻底的更新，以反映当今*重要的计算机技术以及计算机组成和体系结构方面的*新进展。书中详细讨论了数字逻辑层、微体系结构层、指令系统层、操作系统层和汇编语言层，并涵盖了并行体系结构的内容，而且每一章结尾都配有丰富的习题。本书适合作为计算机专业本科生计算机组成与结构课程的教材或参考书，也可供相关领域技术人员参考。
计算机组成结构化方法-原书第6版 内容简介
本书采用结构化方法来介绍计算机系统，书的内容完全建立在“计算机是由层次结构组成的，每层完成规定的功能”这一概念之上。作者对本版进行了彻底的更新，以反映当今*重要的计算机技术以及计算机组成和体系结构方面的*新进展。书中详细讨论了数字逻辑层、微体系结构层、指令系统层、操作系统层和汇编语言层，并涵盖了并行体系结构的内容，而且每一章结尾都配有丰富的习题。本书适合作为计算机专业本科生计算机组成与结构课程的教材或参考书，也可供相关领域技术人员参考。
计算机组成结构化方法-原书第6版 目录
structured computer organization, sixth edition
出版者的话
译者序
前言
第1章 概述
1.1 结构化计算机组成
1.1.1 语言、层次和虚拟机
1.1.2 现代多层次计算机
1.1.3 多层次计算机的演化
1.2 计算机体系结构的里程碑
1.2.1 第零代——机械计算机（1642—1945）
1.2.2 **代——电子管计算机（1945—1955）
1.2.3 第二代——晶体管计算机（1955—1965）
1.2.4 第三代——集成电路计算机（1965—1980）
1.2.5 第四代——超大规模集成电路计算机（1980年至今）
1.2.6 第五代——低功耗和无所不在的计算机
1.3 计算机家族
1.3.1 技术和经济推动
1.3.2 计算机扫视
1.3.3 一次性计算机
1.3.4 微型控制器
1.3.5 移动计算机和游戏计算机
1.3.6 个人计算机
1.3.7 服务器
1.3.8 大型主机
1.4 系列计算机举例
1.4.1 x86体系结构简介
1.4.2 arm体系结构简介
1.4.3 avr体系结构简介
1.5 公制计量单位
1.6 本书概览
习题
第2章 计算机系统组成
2.1 处理器
2.1.1 cpu组成
2.1.2 指令执行
2.1.3 risc和cisc
2.1.4 现代计算机设计原则
2.1.5 指令级并行
2.1.6 处理器级并行
2.2 主存储器
2.2.1 存储位
2.2.2 内存编址
2.2.3 字节顺序
2.2.4 纠错码
2.2.5 高速缓存
2.2.6 内存封装及其类型
2.3 辅助存储器
2.3.1 层次存储结构
2.3.2 磁盘
2.3.3 ide盘
2.3.4 scsi盘
2.3.5 raid盘
2.3.6 固盘
2.3.7 只读光盘
2.3.8 可刻光盘
2.3.9 可擦写光盘
2.3.10 dvd
2.3.11 blu-ray
2.4 输入/输出设备
2.4.1 总线
2.4.2 终端
2.4.3 鼠标
2.4.4 游戏控制器
2.4.5 打印机
2.4.6 电信设备
2.4.7 数码相机
2.4.8 字符编码
2.5 小结
习题
第3章 数字逻辑层
3.1 门和布尔代数
3.1.1 门
3.1.2 布尔代数
3.1.3 布尔函数的实现
3.1.4 等价电路
3.2 基本数字逻辑电路
3.2.1 集成电路
3.2.2 组合逻辑电路
3.2.3 算术电路
3.2.4 时钟
3.3 内存
3.3.1 锁存器
3.3.2 触发器
3.3.3 寄存器
3.3.4 内存组成
3.3.5 内存芯片
3.3.6 ram和rom
3.4 cpu芯片和总线
3.4.1 cpu芯片
3.4.2 计算机总线
3.4.3 总线宽度
3.4.4 总线时钟
3.4.5 总线仲裁
3.4.6 总线操作
3.5 cpu芯片举例
3.5.1 intel core i7
3.5.2 德州仪器的omap4430片上系统
3.5.3 atmel的atmega168微控制器
3.6 总线举例
3.6.1 pci总线
3.6.2 pci express
3.6.3 通用串行总线usb
3.7 接口电路
3.7.1 输入/输出接口
3.7.2 地址译码
3.8 小结
习题
第4章 微体系结构层
4.1 微体系结构举例
4.1.1 数据通路
4.1.2 微指令
4.1.3 微指令控制：mic-1
4.2 指令系统举例：ijvm
4.2.1 栈
4.2.2 ijvm内存模型
4.2.3 ijvm指令集
4.2.4 将java编译为ijvm
4.3 实现举例
4.3.1 微指令和符号
4.3.2 用mic-1实现ijvm
4.4 微体系结构层设计
4.4.1 速度与价格
4.4.2 缩短指令执行路径长度
4.4.3 带预取的设计：mic-2
4.4.4 流水线设计：mic-3
4.4.5 七段流水线设计：mic-4
4.5 提高性能
4.5.1 高速缓存
4.5.2 分支预测
4.5.3 乱序执行和寄存器重命名
4.5.4 推测执行
4.6 微体系结构层举例
4.6.1 core i7 cpu的微体系结构
4.6.2 omap4430 cpu的微体系结构
4.6.3 atmega168微控制器的微体系结构
4.7 core i7、omap4430和atmega168三种cpu的比较
4.8 小结
习题
第5章 指令系统层
5.1 指令系统层概述
5.1.1 指令系统层的性质
5.1.2 存储模式
5.1.3 寄存器
5.1.4 指令
5.1.5 core i7指令系统层概述
5.1.6 omap4430 arm指令系统层概述
5.1.7 atmega168 avr指令系统层概述
5.2 数据类型
5.2.1 数值数据类型
5.2.2 非数值数据类型
5.2.3 core i7的数据类型
5.2.4 omap4430 arm cpu的数据类型
5.2.5 atmega168 avr cpu的数据类型
5.3 指令格式
5.3.1 指令格式设计准则
5.3.2 扩展操作码
5.3.3 core i7指令格式
5.3.4 omap4430 arm cpu指令格式
5.3.5 atmega168 avr指令格式
5.4 寻址
5.4.1 寻址方式
5.4.2 立即寻址
5.4.3 直接寻址
5.4.4 寄存器寻址
5.4.5 寄存器间接寻址
5.4.6 变址寻址
5.4.7 基址变址寻址
5.4.8 栈寻址
5.4.9 转移指令的寻址方式
5.4.10 操作码和寻址方式的关系
5.4.11 core i7的寻址方式
5.4.12 omap4430 arm cpu的寻址方式
5.4.13 atmega168 avr的寻址方式
5.4.14 寻址方式讨论
5.5 指令类型
5.5.1 数据移动指令
5.5.2 双操作数指令
5.5.3 单操作数指令
5.5.4 比较和条件转移指令
5.5.5 过程调用指令
5.5.6 循环控制指令
5.5.7 输入/输出指令
5.5.8 core i7指令系统
5.5.9 omap4430 arm cpu指令系统
5.5.10 atmega168 avr指令系统
5.5.11 指令集比较
5.6 控制流
5.6.1 顺序控制流和转移
5.6.2 过程
5.6.3 协同过程
5.6.4 陷阱
5.6.5 中断
5.7 详细举例：汉诺塔
5.7.1 core i7汇编语言实现的汉诺塔
5.7.2 omap4430 arm汇编语言实现的汉诺塔
5.8 ia-64体系结构和itanium 2
5.8.1 ia-32的问题
5.8.2 ia-64模型：显式并行指令计算
5.8.3 减少内存访问
5.8.4 指令调度
5.8.5 减少条件转移：判定
5.8.6 推测加载
5.9 小结
习题
第6章 操作系统层
6.1 虚拟内存
6.1.1 内存分页
6.1.2 内存分页的实现
6.1.3 请求调页和工作集模型
6.1.4 页置换策略
6.1.5 页大小和碎片
6.1.6 分段
6.1.7 分段的实现
6.1.8 core i7的虚拟内存
6.1.9 omap4430 arm cpu的虚拟内存
6.1.10 虚拟内存和高速缓存
6.2 硬件虚拟化
6.3 操作系统层i/o指令
6.3.1 文件
6.3.2 操作系统层i/o指令的实现
6.3.3 目录管理指令
6.4 用于并行处理的操作系统层指令
6.4.1 进程创建
6.4.2 竞争条件
6.4.3 使用信号量的进程同步
6.5 操作系统实例
6.5.1 简介
6.5.2 虚拟内存实例
6.5.3 操作系统层i/o举例
6.5.4 进程管理实例
6.6 小结
习题
第7章 汇编语言层
7.1 汇编语言简介
7.1.1 什么是汇编语言
7.1.2 为什么使用汇编语言
7.1.3 汇编语言语句的格式
7.1.4 伪指令
7.2 宏
7.2.1 宏定义、调用和扩展
7.2.2 带参数的宏
7.2.3 高级特性
7.2.4 汇编器中宏处理的实现
7.3 汇编过程
7.3.1 两趟汇编的汇编器
7.3.2 **趟扫描
7.3.3 第二趟扫描
7.3.4 符号表
7.4 链接和加载
7.4.1 链接器的处理过程
7.4.2 目标模块的结构
7.4.3 绑定时间和动态重定位
7.4.4 动态链接
7.5 小结
习题
第8章 并行计算机体系结构
8.1 片内并行
8.1.1 指令级并行
8.1.2 片内多线程
8.1.3 单片多处理器
8.2 协处理器
8.2.1 网络处理器
8.2.2 图形处理器
8.2.3 加密处理器
8.3 共享内存的多处理器
8.3.1 多处理器与多计算机
8.3.2 内存语义
8.3.3 uma对称多处理器体系结构
8.3.4 numa多处理器系统
8.3.5 coma多处理器系统
8.4 消息传递的多计算机
8.4.1 互联网络
8.4.2 mpp——大规模并行处理器
8.4.3 集群计算
8.4.4 多计算机的通信软件
8.4.5 调度
8.4.6 应用层的共享内存
8.4.7 性能
8.5 网格计算
8.6 小结
习题
参考文献
附录a 二进制数
附录b 浮点数
附录c 汇编语言程序设计
索引
出版者的话
译者序
前言
第1章 概述
1.1 结构化计算机组成
1.1.1 语言、层次和虚拟机
1.1.2 现代多层次计算机
1.1.3 多层次计算机的演化
1.2 计算机体系结构的里程碑
1.2.1 第零代——机械计算机（1642—1945）
1.2.2 **代——电子管计算机（1945—1955）
1.2.3 第二代——晶体管计算机（1955—1965）
1.2.4 第三代——集成电路计算机（1965—1980）
1.2.5 第四代——超大规模集成电路计算机（1980年至今）
1.2.6 第五代——低功耗和无所不在的计算机
1.3 计算机家族
1.3.1 技术和经济推动
1.3.2 计算机扫视
1.3.3 一次性计算机
1.3.4 微型控制器
1.3.5 移动计算机和游戏计算机
1.3.6 个人计算机
1.3.7 服务器
1.3.8 大型主机
1.4 系列计算机举例
1.4.1 x86体系结构简介
1.4.2 arm体系结构简介
1.4.3 avr体系结构简介
1.5 公制计量单位
1.6 本书概览
习题
第2章 计算机系统组成
2.1 处理器
2.1.1 cpu组成
2.1.2 指令执行
2.1.3 risc和cisc
2.1.4 现代计算机设计原则
2.1.5 指令级并行
2.1.6 处理器级并行
2.2 主存储器
2.2.1 存储位
2.2.2 内存编址
2.2.3 字节顺序
2.2.4 纠错码
2.2.5 高速缓存
2.2.6 内存封装及其类型
2.3 辅助存储器
2.3.1 层次存储结构
2.3.2 磁盘
2.3.3 ide盘
2.3.4 scsi盘
2.3.5 raid盘
2.3.6 固盘
2.3.7 只读光盘
2.3.8 可刻光盘
2.3.9 可擦写光盘
2.3.10 dvd
2.3.11 blu-ray
2.4 输入/输出设备
2.4.1 总线
2.4.2 终端
2.4.3 鼠标
2.4.4 游戏控制器
2.4.5 打印机
2.4.6 电信设备
2.4.7 数码相机
2.4.8 字符编码
2.5 小结
习题
第3章 数字逻辑层
3.1 门和布尔代数
3.1.1 门
3.1.2 布尔代数
3.1.3 布尔函数的实现
3.1.4 等价电路
3.2 基本数字逻辑电路
3.2.1 集成电路
3.2.2 组合逻辑电路
3.2.3 算术电路
3.2.4 时钟
3.3 内存
3.3.1 锁存器
3.3.2 触发器
3.3.3 寄存器
3.3.4 内存组成
3.3.5 内存芯片
3.3.6 ram和rom
3.4 cpu芯片和总线
3.4.1 cpu芯片
3.4.2 计算机总线
3.4.3 总线宽度
3.4.4 总线时钟
3.4.5 总线仲裁
3.4.6 总线操作
3.5 cpu芯片举例
3.5.1 intel core i7
3.5.2 德州仪器的omap4430片上系统
3.5.3 atmel的atmega168微控制器
3.6 总线举例
3.6.1 pci总线
3.6.2 pci express
3.6.3 通用串行总线usb
3.7 接口电路
3.7.1 输入/输出接口
3.7.2 地址译码
3.8 小结
习题
第4章 微体系结构层
4.1 微体系结构举例
4.1.1 数据通路
4.1.2 微指令
4.1.3 微指令控制：mic-1
4.2 指令系统举例：ijvm
4.2.1 栈
4.2.2 ijvm内存模型
4.2.3 ijvm指令集
4.2.4 将java编译为ijvm
4.3 实现举例
4.3.1 微指令和符号
4.3.2 用mic-1实现ijvm
4.4 微体系结构层设计
4.4.1 速度与价格
4.4.2 缩短指令执行路径长度
4.4.3 带预取的设计：mic-2
4.4.4 流水线设计：mic-3
4.4.5 七段流水线设计：mic-4
4.5 提高性能
4.5.1 高速缓存
4.5.2 分支预测
4.5.3 乱序执行和寄存器重命名
4.5.4 推测执行
4.6 微体系结构层举例
4.6.1 core i7 cpu的微体系结构
4.6.2 omap4430 cpu的微体系结构
4.6.3 atmega168微控制器的微体系结构
4.7 core i7、omap4430和atmega168三种cpu的比较
4.8 小结
习题
第5章 指令系统层
5.1 指令系统层概述
5.1.1 指令系统层的性质
5.1.2 存储模式
5.1.3 寄存器
5.1.4 指令
5.1.5 core i7指令系统层概述
5.1.6 omap4430 arm指令系统层概述
5.1.7 atmega168 avr指令系统层概述
5.2 数据类型
5.2.1 数值数据类型
5.2.2 非数值数据类型
5.2.3 core i7的数据类型
5.2.4 omap4430 arm cpu的数据类型
5.2.5 atmega168 avr cpu的数据类型
5.3 指令格式
5.3.1 指令格式设计准则
5.3.2 扩展操作码
5.3.3 core i7指令格式
5.3.4 omap4430 arm cpu指令格式
5.3.5 atmega168 avr指令格式
5.4 寻址
5.4.1 寻址方式
5.4.2 立即寻址
5.4.3 直接寻址
5.4.4 寄存器寻址
5.4.5 寄存器间接寻址
5.4.6 变址寻址
5.4.7 基址变址寻址
5.4.8 栈寻址
5.4.9 转移指令的寻址方式
5.4.10 操作码和寻址方式的关系
5.4.11 core i7的寻址方式
5.4.12 omap4430 arm cpu的寻址方式
5.4.13 atmega168 avr的寻址方式
5.4.14 寻址方式讨论
5.5 指令类型
5.5.1 数据移动指令
5.5.2 双操作数指令
5.5.3 单操作数指令
5.5.4 比较和条件转移指令
5.5.5 过程调用指令
5.5.6 循环控制指令
5.5.7 输入/输出指令
5.5.8 core i7指令系统
5.5.9 omap4430 arm cpu指令系统
5.5.10 atmega168 avr指令系统
5.5.11 指令集比较
5.6 控制流
5.6.1 顺序控制流和转移
5.6.2 过程
5.6.3 协同过程
5.6.4 陷阱
5.6.5 中断
5.7 详细举例：汉诺塔
5.7.1 core i7汇编语言实现的汉诺塔
5.7.2 omap4430 arm汇编语言实现的汉诺塔
5.8 ia-64体系结构和itanium 2
5.8.1 ia-32的问题
5.8.2 ia-64模型：显式并行指令计算
5.8.3 减少内存访问
5.8.4 指令调度
5.8.5 减少条件转移：判定
5.8.6 推测加载
5.9 小结
习题
第6章 操作系统层
6.1 虚拟内存
6.1.1 内存分页
6.1.2 内存分页的实现
6.1.3 请求调页和工作集模型
6.1.4 页置换策略
6.1.5 页大小和碎片
6.1.6 分段
6.1.7 分段的实现
6.1.8 core i7的虚拟内存
6.1.9 omap4430 arm cpu的虚拟内存
6.1.10 虚拟内存和高速缓存
6.2 硬件虚拟化
6.3 操作系统层i/o指令
6.3.1 文件
6.3.2 操作系统层i/o指令的实现
6.3.3 目录管理指令
6.4 用于并行处理的操作系统层指令
6.4.1 进程创建
6.4.2 竞争条件
6.4.3 使用信号量的进程同步
6.5 操作系统实例
6.5.1 简介
6.5.2 虚拟内存实例
6.5.3 操作系统层i/o举例
6.5.4 进程管理实例
6.6 小结
习题
第7章 汇编语言层
7.1 汇编语言简介
7.1.1 什么是汇编语言
7.1.2 为什么使用汇编语言
7.1.3 汇编语言语句的格式
7.1.4 伪指令
7.2 宏
7.2.1 宏定义、调用和扩展
7.2.2 带参数的宏
7.2.3 高级特性
7.2.4 汇编器中宏处理的实现
7.3 汇编过程
7.3.1 两趟汇编的汇编器
7.3.2 **趟扫描
7.3.3 第二趟扫描
7.3.4 符号表
7.4 链接和加载
7.4.1 链接器的处理过程
7.4.2 目标模块的结构
7.4.3 绑定时间和动态重定位
7.4.4 动态链接
7.5 小结
习题
第8章 并行计算机体系结构
8.1 片内并行
8.1.1 指令级并行
8.1.2 片内多线程
8.1.3 单片多处理器
8.2 协处理器
8.2.1 网络处理器
8.2.2 图形处理器
8.2.3 加密处理器
8.3 共享内存的多处理器
8.3.1 多处理器与多计算机
8.3.2 内存语义
8.3.3 uma对称多处理器体系结构
8.3.4 numa多处理器系统
8.3.5 coma多处理器系统
8.4 消息传递的多计算机
8.4.1 互联网络
8.4.2 mpp——大规模并行处理器
8.4.3 集群计算
8.4.4 多计算机的通信软件
8.4.5 调度
8.4.6 应用层的共享内存
8.4.7 性能
8.5 网格计算
8.6 小结
习题
参考文献
附录a 二进制数
附录b 浮点数
附录c 汇编语言程序设计
索引
展开全部
计算机组成结构化方法-原书第6版 作者简介
Andrew S. Tanenbaum 拥有美国麻省理工学院理学学士学位和加州大学伯克利分校哲学博士学位，目前是荷兰阿姆斯特丹Vrije大学计算机科学系教授，讲授操作系统、网络、计算机系统等相关课程30余年。多年来，他在编译技术、操作系统、分布式系统、安全等方面做了大量的研究工作，在各种学术杂志及会议上发表论文150多篇，著有计算机教材5本，同时还开发了大量的软件。Tanenbaum教授是ACM会士、IEEE会士以及荷兰皇家科学艺术院院士。他还获得了许多科学奖，包括2010年美国教科书与高等院校作者协会（TAA）的麦格菲奖（McGuffey Award）（授予经典教材），2007年IEEE James H. Mulligan, Jr.教育奖章，2002年美国教科书与高等院校作者协会的教材奖（Texty Award）（授予新教材），1997年ACM/SIGCSE计算机科学教育杰出贡献奖，1994年ACM Karl V.Karlstrom杰出教育家奖。 Todd Austin 拥有威斯康星大学计算机科学博士学位，现为密歇根大学安娜堡分校电子工程和计算机科学教授。他的研究兴趣包括计算机体系结构、可靠系统设计、硬件和软件验证、性能分析工具和技术。他获得过许多奖项，其中包括2002年的美国斯隆研究奖（Sloan Research Fellow），2007年的ACM莫里斯威尔克斯奖（Maurice Wilkes Award）。
书友推荐
本类畅销
-
2022图书×抽奖盲袋
¥9.9¥25 -
2023读书月阅读盲盒——天黑，闭眼，刀谁？
¥42.3¥158 -
-
2022读者节纪念徽章-三星会员专属
¥45¥45.6 -
2023读书月阅读盲盒——我什么场面没见过？
¥42.3¥158 -
2023读书月阅读盲盒——去码头整点什么薯条？
¥42.3¥158
