读书月福利
欢迎光临中图网 请 | 注册
> >>
System Verilog验证:测试平台编写指南

System Verilog验证:测试平台编写指南

出版社:科学出版社出版时间:2009-09-01
页数: 20
中 图 价:¥42.4(7.7折) 定价  ¥55.0 登录后可看到会员价
暂时缺货 收藏
运费6元,满69元免运费
?快递不能达地区使用邮政小包,运费14元起
云南、广西、海南、新疆、青海、西藏六省,部分地区快递不可达
本类五星书更多>
微信公众号

System Verilog验证:测试平台编写指南 版权信息

System Verilog验证:测试平台编写指南 内容简介

本书讲解了System Verilog语言的工作原理,介绍了类、随机化和功能履盖率等测试手段和概念,并且在创建测试平台方面提供了很多引导性的建议。

商品评论(0条)
暂无评论……
书友推荐
本类畅销
编辑推荐
返回顶部
中图网
在线客服